研究藍圖
抗量子硬體
挑 戰
隨著抗量子加密技術的標準化即將到來，對於各種特殊的硬體需求將會迅速增長，包括 FPGA、SoC 和 ASICs 等。
過去十年來，抗量子加密技術在硬體方面的研究相對於軟體仍然非常有限，尤其是在抵禦側信道攻擊（Side-channel attack）和差分故障攻擊（Differential fault analysis）方面的研究。主要原因為實現硬體技術所需的設備、資金成本較軟體高昂許多。
然而，隨著全球量子時代的來臨，各種抗量子加密方案皆需要更高效的硬體，以因應未來量子電腦所帶來的威脅。
使 命
本中心的短期目標為推進「抗量子攻擊加密技術」在硬體方面的先進技術，同時協助全球研究人員進入台灣獨特的半導體生態系統。
長遠而言，本中心將充分透過與台灣的半導體產業合作及研究，一起推動後量子密碼學在硬體方面的實作，同時與全球研究人員合作，協助他們加入台灣的硬體生
態系。
目 標
本中心計劃以兩種方式推動「抗量子加密技術」在硬體方面的發展。
首先，我們的研究人員將開發高效且具有成本效益的「抗量子加密技術」，並於頂尖的密碼學會議上發表相關成果。其次，本中心將與全球的研究團隊合作，協助他們更容易地進入台灣獨特的半導體生態系統。
通過形式驗證的 PQC 軟體
挑 戰
使用傳統軟體開發方法開發的加密軟體往往因為實作不安全而失敗，導致嚴重的安全漏洞。而下一代量子安全（PQC）軟體庫的遷移提供了一個獨特的機會，讓傳統的導入驗證方法可以轉換到形式驗證及實作方法，以確保其正確性。
多年的經驗表明，對於在現代公鑰加密中使用的涉及複雜數學結構的演算法，僅依賴廣泛的測試和程式碼審查並不足以確保安全關鍵的加密程式碼的正確性，尤其是對量子安全加密而言，更加明顯。實作錯誤可能導致這些演算法無法有效保護使用者數據，這在過去幾十年的漏洞中已有充分證明，對數十億人造成了嚴重後果。
因此，產業必然得轉換到下一代的 PQC 軟體庫，使其可以使用形式化方法進行嚴格驗證的實作，從而減輕與實作錯誤相關的風險，提升整個加密系統的安全性。
使 命
本中心將致力於開發新技術，使用形式化方法驗證後量子密碼學實作的正確性。
同時，我們與台灣及全球領先的研究人員合作進一步推進量子安全軟體的驗證。
目 標
本中心目標為透過使用形式化方法來確保新一代量子安全軟體的正確性，以幫助預防未來的災害。這項先進的技術使用形式化驗證保證加密程式碼的正確性。這是一次性工作且需要龐大的資源，本中心計劃與台灣及全球的研究人員合作，開發一個經過形式化方法驗證的軟體程式庫且開放所有人使用。
新 PQC 組件
挑 戰
儘管第一代抗量子密碼方案已足夠成熟且可以被標準化並實際應用，但仍然需要研究其它可以提供更小的金鑰長度、更好的運算效能、更適合抵禦物理攻擊、及提供更保守的安全基礎的替代方案。
使 命
為了發展更適合的量子安全密碼，本中心致力於研究及調查比現在量子安全加密算法更優越、效能更好的方案。範圍涵蓋 code-based, multivariate-based, and isogeny-based 為基礎的密碼學。
目 標
近年來，美國國家標準與技術研究院（NIST）選擇了一組基於 hard lattice-based 和 hash-based 難題發展的後量子密碼學金鑰封裝機制和數位簽章。雖然這些方案對於許多使用情境提供了合理的功能和效能，但並非適合所有應用場景，對於某些使用情境而言，它們需要比現有方案更小的數位簽章長度以及更小的金鑰封裝機制密文長度。
因此，本中心研究人員將探索基於 code-based, multivariate-based, and isogeny-based 的 密碼學作為替代方案，以滿足這些情境的需求。為了推動這一研究努力，NIST 將在未來幾年內進行後量子密碼學選拔競賽，評估有前景的候選方案，以便後續可以標準化。本中心也將在這一方面持續努力及提供貢獻，我們不僅會持續評估提供給 NIST 的方案，同時做為基於 multivariate-based 的數位簽章的兩個候選者（UOV 和 MAYO）的參賽團隊的成員，本中心也會持續後量子密碼學的開發及研究。